통신 시스템에서 신호 송수신 장치 및 방법

특허청구의 범위
청구항 1
삭제
청구항 2
삭제
청구항 3
통신 시스템의 신호 송신 장치에서 지그재그 블록 저밀도 패리티 검사(zigzag B-LDPC: zigzag Block LowDensity Parity Check) 부호어를 생성하는 방법에 있어서,정보 벡터를 입력받는 과정과,상기 정보 벡터를 패리티 검사 행렬을 사용하여 부호화함으로써 zigzag B-LDPC 부호어로 생성하는 과정을 포함하며,상기 패리티 검사 행렬은 정보 비트들에 대응되는 정보 파트와, 패리티 비트들에 대응되는 패리티 파트를 포함하며, 상기 정보 파트 및 패리티 파트 각각은 다수의 블록들을 포함하며, 상기 블록들 각각에는 블록 행렬이 대응됨을 특징으로 하는 신호 송신 장치에서 zigzag B-LDPC 부호어를 생성하는 방법.
청구항 4
제3항에 있어서,상기 정보 파트가 포함하는 블록 열들 각각의 웨이트는 1임을 특징으로 하는 신호 송신 장치에서 zigzag B-LDPC부호어를 생성하는 방법
청구항 5
제3항에 있어서,상기 패리티 파트는 L개의 서브 패리티 파트들을 포함하며, 상기 L개의 서브 패리티 파트들 각각은 동일한 개수의 블록들을 포함하며, 상기 L개의 서브 패리티 파트들 각각이 포함하는 블록들중 특정 블록에 대응되는 블록행렬은 행렬 Z이며, 상기 행렬 Z는 항등 행렬을 한번 왼쪽으로 쉬프트 시킨 후 최우측의 모든 엘리먼트들의 값들이 0인 행렬이며 하기 수학식 3과 같이 표현됨을 특징으로 하는 신호 송신 장치에서 zigzag B-LDPC 부호어를생성하는 방법.
수학식 3
청구항 6
제5항에 있어서,상기 L개의 서브 패리티 파트들 각각은 L개의 계층을 포함하며, 상기 L개의 계층들 각각이 동일한 개수의 블록들을 포함할 경우,상기 L개의 서브 패리티 파트들 각각에 대해 상기 특정 블록은;상기 L개의 계층들중 임의의 제1계층이 포함하는 블록들중 최상단 최우측에 위치하는 블록임을 특징으로 하는신호 송신 장치에서 zigzag B-LDPC 부호어를 생성하는 방법.
청구항 7
제6항에 있어서,상기 L개의 서브 패리티 파트들 각각에 대해 상기 특정 블록이 위치하는 계층에서만 웨이트가 0이 아님을 특징으로 하는 신호 송신 장치에서 zigzag B-LDPC 부호어를 생성하는 방법.
청구항 8
제3항에 있어서,상기 정보 벡터를 상기 zigzag B-LDPC 부호어로 생성하는 과정은;상기 정보 벡터를 제1인터리빙 패턴 및 제2인터리빙 패턴을 사용하여 인터리빙함으로써 제1신호와 제2신호를생성하는 과정과,상기 제1신호를 구조적 zigzag 부호화 방식을 사용하여 부호화함으로써 제1구조적 zigzag 부호어를 생성하는 과정과,상기 제2신호를 구조적 zigzag 부호화 방식을 사용하여 부호화함으로써 제2구조적 zigzag 부호어를 생성하는 과정과,상기 제1구조적 zigzag 부호어와 제2구조적 zigzag 부호어를 상기 신호 송신 장치에서 사용할 부호화율에 상응하도록 천공 패턴을 사용하여 천공함으로써 상기 패리티 파트를 생성하는 과정과,상기 정보 벡터를 상기 정보 파트로 생성하고, 상기 정보 파트와 상기 패리티 파트를 조립하여 상기 zigzag BLDPC부호어로 생성하는 과정을 포함하는 신호 송신 장치에서 zigzag B-LDPC 부호어를 생성하는 방법.
청구항 9
삭제
청구항 10
삭제
청구항 11
통신 시스템의 신호 송신 장치에 있어서,정보 벡터를 입력받고, 상기 정보 벡터를 패리티 검사 행렬을 사용하여 부호화함으로써 지그재그 블록 저밀도패리티 검사(zigzag B-LDPC: zigzag Block Low Density Parity Check) 부호어로 생성하는 부호화기를포함하며,
상기 패리티 검사 행렬은 정보 비트들에 대응되는 정보 파트와, 패리티 비트들에 대응되는 패리티 파트를 포함하며, 상기 정보 파트 및 패리티 파트 각각은 다수의 블록들을 포함하며, 상기 블록들 각각에는 블록 행렬이 대응됨을 특징으로 하는 신호 송신 장치.
청구항 12
제11항에 있어서,상기 정보 파트가 포함하는 블록 열들 각각의 웨이트는 1임을 특징으로 하는 신호 송신 장치.
청구항 13
제11항에 있어서,상기 패리티 파트는 L개의 서브 패리티 파트들을 포함하며, 상기 L개의 서브 패리티 파트들 각각은 동일한 개수의 블록들을 포함하며, 상기 L개의 서브 패리티 파트들 각각이 포함하는 블록들중 특정 블록에 대응되는 블록행렬은 행렬 Z이며, 상기 행렬 Z는 항등 행렬을 한번 왼쪽으로 쉬프트 시킨 후 최우측의 모든 엘리먼트들의 값들이 0인 행렬이며 하기 수학식 4와 같이 표현됨을 특징으로 하는 신호 송신 장치.
수학식 4
청구항 14
제13항에 있어서,상기 L개의 서브 패리티 파트들 각각은 L개의 계층을 포함하며, 상기 L개의 계층들 각각이 동일한 개수의 블록들을 포함할 경우,상기 L개의 서브 패리티 파트들 각각에 대해 상기 특정 블록은;상기 L개의 계층들중 임의의 제1계층이 포함하는 블록들중 최상단 최우측에 위치하는 블록임을 특징으로 하는신호 송신 장치.
청구항 15
제14항에 있어서,상기 L개의 서브 패리티 파트들 각각에 대해 상기 특정 블록이 위치하는 계층에서만 웨이트가 0이 아님을 특징으로 하는 신호 송신 장치.
청구항 16
제11항에 있어서,상기 부호화기는;상기 정보 벡터를 제1인터리빙 패턴을 사용하여 인터리빙함으로써 제1신호로 출력하는 제1인터리버와,상기 정보 벡터를 제2인터리빙 패턴을 사용하여 인터리빙함으로써 제2신호로 출력하는 제2인터리버와,상기 제1신호를 구조적 zigzag 부호화 방식을 사용하여부호화함으로써 제1구조적 zigzag 부호어를 생성하는 제1부호화기와,상기 제2신호를 구조적 zigzag 부호화 방식을 사용하여 부호화함으로써 제2구조적 zigzag 부호어를 생성하는 제2부호화기와,상기 제1구조적 zigzag 부호어와 제2구조적 zigzag 부호어를 상기 신호 송신 장치에서 사용할 부호화율에 상응하도록 천공 패턴을 사용하여천공함으로써 상기 패리티 파트를 생성하는 천공기와,상기 정보 벡터를 상기 정보 파트로 생성하고, 상기 정보 파트와 상기 패리티 파트를 조립하여 상기 zigzag BLDPC부호어로 생성하는 조립기를 포함하는 신호 송신 장치.
청구항 17
삭제
청구항 18
삭제
청구항 19
삭제
청구항 20
삭제
청구항 21
삭제
청구항 22
삭제
청구항 23
삭제
청구항 24
삭제
청구항 25
삭제
청구항 26
삭제
청구항 27
삭제
청구항 28
삭제
청구항 29
삭제
청구항 30
삭제
청구항 31
삭제
청구항 32
삭제
청구항 33
삭제
청구항 34
삭제
명 세 서
발명의 상세한 설명
발명의 목적
발명이 속하는 기술 및 그 분야의 종래기술
본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 통신 <9> 시스템에서 지그재그(zigzag,이하 'zigzag'라 칭하기로 한다) 블록(block) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하'LDPC'라 칭하기로 한다)(이하, 'zigzag B-LDPC'라 칭하기로 한다) 부호를 사용하여 신호를 송수신하는 장치 및방법에 관한 것이다.
<10> 차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: MobileStation)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 또한, 차세대 통신 시스템에서는 채널 부호(channel code)로서 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 상기 LDPC 부호사용을 적극적으로 고려하고 있는 차세대 통신 시스템으로는 IEEE(Institute of Electrical and ElectronicsEngineers) 802.16e 통신 시스템 및 IEEE 802.11n 통신 시스템 등이 있다.
<11> 그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서설명하기로 한다.
<12> 상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
<13> 상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 벡터(information vector)( )가 발생되면, 상기 정보 벡터( )는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터( )를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector)( ), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다.
상기 변조기(113)는 상기 부호어 벡터( )를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터( )으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터( )를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
<14> 다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
<15> 상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
<16> 상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터( )를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터( )를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터( )를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터( )를 입력하여 상기 신호송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터( )로 출력한다.
<17> 한편, 상기에서도 설명한 바와 같이 상기 LDPC 부호는 터부 부호와 함께 고속 데이터 송신시에 그 성능 이득이우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의신뢰도를 높일 수 있다는 장점을 가진다. 또한, 상기 LDPC 부호의 팩터(factor, 이하 'factor'라 칭하기로한다) 그래프상의 사이클이란 상기 LDPC 부호의 factor 그래프에서 변수 노드(variable node)와 검사 노드(check node)를 연결하는 에지(edge)가 구성하는 루프(loop)를 나타내는데, 상기 사이클의 크기는 상기 루프를구성하는 에지들의 개수로 정의된다. 상기 사이클이 크다는 것은 상기 LDPC 부호의 factor 그래프에서 루프를구성하는 변수 노드와 검사 노드를 연결하는 에지들의 개수가 많다는 것을 나타낸다. 따라서, 상기 LDPC 부호의factor 그래프상의 사이클의 크기를 크게 생성할수록 상기 LDPC 부호의 성능이 좋아지게 된다.
이와는 반대로, 상기 LDPC 부호의 factor 그래프상에 크기가 작은 사이클이 많이 <18> 존재할수록 상기 LDPC 부호는오류 마루(error floor) 현상 발생 등으로 인해 그 성능 열화가 나타내며, 따라서 오류 정정 능력이 저하된다.
즉, 상기 LDPC 부호의 factor 그래프상에 크기가 작은 사이클이 많이 존재할 경우 상기 크기가 작은 사이클에속해있는 임의의 한 노드에서 출발한 자신의 정보가 적은 반복 회수 후에 다시 자신에게 돌아오게 되고, 상기반복 회수가 증가할수록 그 정보가 계속해서 자신에게 돌아오게 되므로 정보 업데이트(update)가 잘 이루어지지않아 결국 오류 정정 능력이 저하되는 것이다.
<19> 또한, 상기 LDPC 부호는 상기 LDPC 부호의 특성상 상기 터보 부호에 비해 부호화 복잡도가 높아 실시간 부호화가 난이하다. 상기 LDPC 부호의 부호화 복잡도를 줄이기 위해서 반복 누적(RA: Repeat Accumulate, 이하 'RA'라칭하기로 한다) 등이 제안된 바 있으나, 상기 RA 부호 역시 상기 LDPC 부호의 부호화 복잡도를 낮추는데 있어서는 한계를 나타내고 있다.
<20> 따라서, 상기 통신 시스템에서 LDPC 부호를 사용하여 신호를 송수신함에 있어서 상기 LDPC 부호의 부호화 복잡도를 감소시키면서도 오류 정정 능력을 증가시키는 방안에 대한 필요성이 대두되고 있다.
발명이 이루고자 하는 기술적 과제
<21> 따라서, 본 발명의 목적은 통신 시스템에서 zigzag B-LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을제공함에 있다.
<22> 본 발명의 다른 목적은 통신 시스템에서 부호화 복잡도를 감소시키는 zigzag B-LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제공함에 있다.
<23> 본 발명의 또 다른 목적은 통신 시스템에서 오류 정정 능력을 증가시키는 zigzag B-LDPC 부호를 사용하여 신호 송수신하는 장치 및 방법을 제공함에 있다.
<24> 상기한 목적들을 달성하기 위한 본 발명은; 통신 시스템의 신호 송신 장치에서 정보 벡터를 입력받고, 상기 정보 벡터를 zigzag B-LDPC 부호화 방식으로 부호화하여 zigzag B-LDPC 부호어로 생성하여 송신함으로써 부호화복잡도를 감소시키면서도 오류 정정 능력을 증가시키는 형태로 신호를 송수신하는 것을 가능하게 한다.
발명의 구성 및 작용
<25> 이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는범위에서 생략될 것이라는 것을 유의하여야 한다.
<26> 본 발명은 통신 시스템에서 지그재그(zigzag, 이하 'zigzag'라 칭하기로 한다) 블록(block) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다)(이하, 'zigzag B-LDPC'라 칭하기로 한다) 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제안한다. 즉, 본 발명은 통신 시스템에서 부호화 복잡도를감소시키면서, 오류 정정 능력을 증가시키는 zigzag B-LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을제안한다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 본 발명의 종래 기술 부분의 도 1 및 도 2에서 설명한 바와 같은 통신 시스템의 신호 송신 장치 및 신호 수신 장치 구성에 본 발명에서 제안하는 zigzag BLDPC부호를 사용하여 신호를 송수신하는 동작을 적용할 수 있음은 물론이다.
<27> 먼저, 본 발명에서 제안하는 zigzag B-LDPC 부호에 대해서 설명하면 다음과 같다.
<28> 상기 zigzag B-LDPC 부호는 일반적인 연접 zigzag(CZZ: Concatenated ZigZag, 이하 'CZZ'라 칭하기로 한다) 부호를 설계함에 있어 그 인터리버(interleaver)를 구조적(structured)으로 설계하여 상기 CZZ 부호의 패리티 검사 행렬(parity check matrix)이 구조적 LDPC 부호의 패리티 검사 행렬 형태를 가지도록 생성된 부호를 나타낸다. 여기서, 상기 CZZ 부호는 다수의 zigzag 부호들이 연접되어 생성된 부호를 나타낸다. 따라서, 상기 zigzagB-LDPC 부호는 그 패리티 검사 행렬이 구조적 LDPC 부호의 패리티 검사 행렬 형태를 가지는 CZZ 부호를 나타낸다.
그러면 여기서 도 3을 참조하여 본 발명의 실시예에 따른 zigzag B-LDPC 부호의 <29> 패리티 검사 행렬에 대해서 설명하기로 한다.
<30> 상기 도 3은 본 발명의 실시예에 따른 zigzag B-LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.
<31> 상기 도 3에 도시되어 있는 바와 같이, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬은 L개의 구조적 zigzag 부호들이 연접되어 있는 형태를 나타낸다. 특히, 상기 도 3에 도시되어 있는 zigzag B-LDPC 부호의 패리티 검사행렬은 L = 2인 경우, 즉 2개의 구조적 zigzag 부호들이 연접되어 있을 경우의 패리티 검사 행렬을 나타낸다.
일반적으로, L은 1 이상의 정수를 나타낸다.
<32> 또한, 상기 구조적 zigzag 부호라 함은 그 패리티 검사 행렬의 형태가 순열 행렬(permutation matrix)들의 부분행렬들로 이루어진 zigzag 부호를 나타낸다. 또한, 상기 순열 행렬이라 함은 크기를 가지는 정사각 행렬로서, 상기 순열 행렬은 상기 순열 행렬을 구성하는 Ns개의 행(row)들 각각의 웨이트(weight)가 1이고, 상기순열 행렬을 구성하는 Ns개의 열(column)들 각각의 웨이트 역시 1인 행렬을 나타낸다. 여기서, 상기 웨이트라함은 0의 값이 아닌(non-zero) 값을 가지는 엘리먼트(element)들의 개수를 나타내며, 설명의 편의상 상기 0의값이 아닌 값은 '1'이라고 가정하기로 한다. 상기 zigzag B-LDPC 부호의 패리티 검사 행렬에는 상기 도 3에 도시되어 있는 바와 같이 총 2개의 계층(layer)들이 존재하며, 그 중 제1계층(layer#1)에 해당하는 zigzag 부호가
제1구조적 zigzag 부호이고, 제2계층(layer#2)에 해당하는 zigzag 부호가 제2구조적 zigzag 부호이다. 따라서,상기 도 3에 도시되어 있는 zigzag B-LDPC 부호의 패리티 검사 행렬은 총 2개의 구조적 zigzag 부호들이 2개의계층을 이루는 형태를 나타낸다.
<33> 그러면 여기서 상기 zigzag B-LDPC 부호의 패리티 검사 행렬에 대해서 구체적으로 설명하면 다음과 같다.
<34> 먼저, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬은 다수의 블록들을 포함하며, 상기 블록들 각각에는 행렬이대응된다. 여기서, 상기 블록들 각각에 대응되는 행렬을 '블록 행렬'이라 칭하기로 한다. 상기 블록 행렬은 상기에서 설명한 바와 같이 의 크기를 가지는 정사각 행렬이며, 따라서 상기 블록의 크기는 Ns가 된다. 또한, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬은 정보 벡터(information vector)( )가 포함하는 정보 비트(information bit)들에 대응되는 정보 파트와, 패리티 비트(parity bit)들에 대응되는 패리티 파트(paritypart)를 포함하며, 상기 패리티 파트는 2개의 서브 패리티 파트(sub parity part)들을 포함한다. 여기서, 상기2개의 서브 패리티 파트들 각각은 2개의 구조적 zigzag 부호의 패리티 파트에 해당하는 것이다. 즉, 상기 구조적 zigzag 부호 역시 정보 파트와 패리티 파트를 포함하는데, 상기 서브 패리티 파트는 해당 구조적 zigzag 부호의 패리티 파트에 해당하는 것이다.
<35> 상기 도 3에서는 상기 제1계층에 해당하는 정보 파트가 총 개의 블록들을 포함하고, 상기 제2계층에 해당하는 정보 파트가 총 개의 블록들을 포함하고, 상기 제1계층에 해당하는 제1서브 패리티 파트가 총개의 블록들을 포함하고, 상기 제2계층에 해당하는 제1서브 패리티 파트가 총 개의 블록들을 포함하고, 상기 제1계층에 해당하는 제2서브 패리티 파트가 총 개의 블록들을 포함하고, 상기 제2계층에 해당하는 제2서브 패리티 파트가 총 개의 블록들을 포함하는 경우를 도시하였다.
<36> 한편, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬은 다음과 같은 몇 가지 특징들을 가진다.
<37> 첫 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 정보 파트를 구성하는 블록 열들 각각의 웨이트가 1이라는 것이다. 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 정보 파트를 구성하는 블록 열들 각각의웨이트가 1이라는 것은 상기 블록 열들 각각을 구성하는 블록들중 1개의 블록에만 순열 행렬이 대응되고, 나머지 블록들에는 0(zero) 행렬이 대응된다는 것을 나타낸다. 일 예로, 상기 도 3에서 상기 제1계층의 제1블록 열 구성하는 다수의 블록 행렬들, 즉 L111, L121, .... , L1M1과 같은 다수의 블록 행렬들중 1개의 블록 행렬만순열 행렬이고, 나머지 블록 행렬들은 0 행렬들이다.
<38> 두 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 제1서브 패리티 파트와 제2서브 패리티 파트의특정 위치, 일 예로 상기 제1서브 패리티 파트가 포함하는 다수의 블록들중 제1계층의 최상단 최우측에 위치하는 블록에 대응되는 블록 행렬과 상기 제2서브 패리티 파트가 포함하는 다수의 블록들중 제2계층의 최상단 최우측에 위치하는 블록에 대응하는 블록 행렬이 하기 수학식 1과 같은 Z 행렬로 설정된다는 것이다.
수학식 1
<39>
상기 수학식 1에 나타낸 바와 같이, 상기 Z 행렬은 항등 행렬(identity matrix)<40> 을 한번 왼쪽으로 쉬프트(shift)시킨 후, 최우측 열의 모든 엘리먼트들이 0의 값을 가지도록 하여 생성된 행렬이다. 이렇게, 상기 Z 행렬을상기 제1서브 패리티 파트가 포함하는 다수의 블록들중 제1계층의 최상단 최우측에 위치하는 블록에 대응되는블록 행렬과 상기 제2서브 패리티 파트가 포함하는 다수의 블록들중 제2계층의 최상단 최우측에 위치하는 블록행렬로 대응시킴으로써, 웨이트가 1인 블록 열이 블록의 크기인 Ns개만큼 생성되는 것을 방지할 수 있다.
여기서, 상기 Z 행렬을 사용하여 상기 웨이트가 1인 블록 열이 Ns개만큼 생성되는 것을 방지하는 이유는 일반적으로 LDPC 부호 자체의 특성상 상기 LDPC 부호의 패리티 검사 행렬에서 웨이트가 1인 열의 개수가 증가할수록그 성능이 크게 열화되기 때문이다.
<41> 세 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 패리티 파트가 제1계층의 경우 제1서브 패리티파트에서만 웨이트가 0이 아니며, 나머지 서브 패리티 파트에서는 웨이트가 0이 된다는 것이고, 또한 상기zigzag B-LDPC 부호의 패리티 검사 행렬의 패리티 파트가 제2계층의 경우 제2서브 패리티 파트에서만 웨이트가0이 아니며, 나머지 서브 패리티 파트에서는 웨이트가 0이 된다는 것이다. 즉, 상기 도 3에 도시되어 있는 바와같이 제1계층의 경우 제1서브 패리티 파트에만 0 행렬이 아닌 행렬들이 존재하며, 제2계층의 경우 제2서브 패리티 파트에만 0 행렬이 아닌 행렬들이 존재한다. 이와 같이 제1계층의 제2서브 패리티 파트와 제2계층의 제1서브리티 파트에는 0 행렬만 존재하므로 상기 도 3에서는 상기 제1계층의 제2서브 패리티 파트 및 제2계층의 제1서브 패리티 파트를 '0'으로 표기하였음에 유의하여야만 한다.
<42> 네 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 패리티 파트 중 제1계층의 제1서브 패리티 파트의 대각을 구성하는 블록 행렬 즉, L111, L122, L133, ..., L1MM은 순열 행렬이며, 대각과 평행하게 바로 밑을 구성하는 블록 행렬 즉, L121, L132, L143, ..., L1MM-1은 항등 행렬이다. 이하, 설명의 편의상 상기의 대각과 대각과 평행한 바로 밑의 부분을 '듀얼 다이애고날(dual diagonal)'이라 칭하기로 한다. 또한, 상기 제1계층의 제1서브 패리티 파트의 최상단 최우측의 Z와 듀얼 다이애고날의 블록 행렬들을 제외한 나머지 행렬들은 0 행렬이다. 또한, 제2계층의 제2서브 패리티 파트의 듀얼 다이애고날 즉, L211, L222, L233, ..., L2MM과 L221,L232, L243, ..., L2MM-1은 항등 행렬이며, 제2계층의 제2서브 패리티 파트의 최상단 최우측의 Z와 듀얼 다이애고날의 블록 행렬들을 제외한 나머지 행렬들은 0 행렬이다.
<43> 상기에서 설명한 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 특징을 상기 zigzag B-LDPC 부호의 패리티 검사 행렬이 L개의 구조적 zigzag 부호들이 연접한 형태를 나타낼 경우에 적용하여 정리하면 다음과 같다.
<44> 첫 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 정보 파트를 구성하는 블록 열들 각각의 웨이트가 1이라는 것이다.
<45> 두 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 제1서브 패리티와, 제2서브 패리티 파트와,... , 제L서브 패리티 파트의 특정 위치, 일 예로 제1서브 패리티 파트가 포함하는 다수의 블록들중 제1계층의최상단 최우측에 위치하는 블록에 대응되는 블록 행렬과, 제2서브 패리티 파트가 포함하는 다수의 블록들중 제2계층의 최상단 최우측에 위치하는 블록에 대응되는 블록 행렬과, ... , 상기 제L서브 패리티 파트가 포함하는다수의 블록들중 제L계층의 최상단 최우측에 위치하는 블록에 대응하는 블록 행렬이 Z 행렬로 설정된다는 것이다.
<46> 세 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 패리티 파트가 제1계층의 경우 제1서브 패리티파트에서만 웨이트가 0이 아니며, 나머지 서브 패리티 파트에서는 웨이트가 0이 된다는 것이고, 제2계층의 경우제2서브 패리티 파트에서만 웨이트가 0이 아니며, 나머지 서브 패리티 파트에서는 웨이트가 0이 된다는 것이고,... , 제L계층의 경우 제L서브 패리티 파트에서만 웨이트가 0이 아니며, 나머지 서브 패리티 파트에서는 웨이트가 0이 된다는 것이다.
네 번째 특징은, 상기 zigzag B-LDPC 부호의 패리티 검사 행렬의 제1계층의 <47> 제1서브패리티 파트의 듀얼 다이애고날은 항등 행렬로 구성되며, 제1계층의 제1서브패리티 파트의 최상단 최우측의 Z와 듀얼 다이애고날의 블록행렬들을 제외한 나머지 행렬들은 0 행렬이라는 것이고, 제2계층의 제2서브패리티 파트의 듀얼 다이애고날은 항등 행렬로 구성되며, 제2계층의 제2서브패리티 파트의 최상단 최우측의 Z와 듀얼 다이애고날의 블록 행렬들을제외한 나머지 행렬들은 0 행렬이라는 것이고, 제L계층의 제L서브패리티 파트의 듀얼 다이애고날은 항등 행렬로구성되며, 제L계층의 제L서브패리티 파트의 최상단 최우측의 Z와 듀얼 다이애고날을 제외한 나머지 행렬은 0 행렬이라는 것이다.
<48> 다음으로 도 4를 참조하여 도 3의 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 팩터(factor, 이하'factor'라 칭하기로 한다) 그래프에 대해서 설명하기로 한다.
<49> 상기 도 4는 도 3의 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 factor 그래프를 도시한 도면이다.
<50> 상기 도 4를 참조하면, 상기 factor 그래프는 점선 처리된 사각형 내에 포함되는 패리티 부분(400)이 Ns개 반복되는 구조를 가진다. 상기 수학식 1에서 설명한 바와 같은 Z 행렬이 Ns개 반복되는 패리티 부분들을 연결시켜 웨이트가 1인 패리티 변수 노드를 제거하고. 축적기(accumulator)를 통한 부호화도 가능하게 한다.
<51> 다음으로 도 5를 참조하여 L = 2일 경우의 도 3의 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 factor그래프에 대해서 설명하기로 한다.
<52> 상기 도 5는 L = 2일 경우 도 3의 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 factor 그래프를 도시한도면이다.
<53> 상기 도 5에 도시되어 있는 바와 같이 L = 2일 경우 상기 factor 그래프는 2개의 구조적 zigzag 부호들이 인터리버를 사이에 두고 연결되어 있는 구조를 가진다. 상기 도 5에 도시한 factor 그래프에서도 점선 처리된 사각형 내에 포함되는 패리티 부분(500)이 Ns개 반복되는 구조가 나타남을 알 수 있다. 이 경우 역시 상기 수학식 1에서 설명한 바와 같은 Z 행렬이 Ns개 반복되는 패리티 부분들을 연결시켜 웨이트가 1인 패리티 변수 노드를 제거하고. 축적기를 통한 부호화도 가능하게 한다.
<54> 다음으로 도 6을 참조하여 본 발명의 실시예에 따른 부호화기 내부 구조에 대해서 설명하기로 한다.
<55> 상기 도 6은 본 발명의 실시예에 따른 부호화기 내부 구조를 도시한 도면이다.
<56> 상기 도 6을 설명하기에 앞서, 상기 도 6에 도시되어 있는 부호화기는 종래 기술 부분의 도 1에서 설명한 부호화기(111)에 대응되는 형태이며, 다만 그 부호화 방식이 본 발명에서 제안하는 zigzag B-LDPC 부호에 상응하는zigzag B-LDPC 부호화 방식으로 상이할 뿐이다. 또한, 상기 도 6에 도시되어 있는 부호화기는 상기 zigzag BLDPC부호를 부호화하기 위한 부호화 방식, 즉 zigzag B-LDPC 부호화 방식에 상응하는 부호화 동작을 수행한다.
여기서, 상기 zigzag B-LDPC 부호화 방식은 상기 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 부호화 방식이다.
<57> 상기 도 6을 참조하면, 먼저 상기 부호화기는 조립기(611)와, 다수개의, 일 예로 L개의 인터리버(interleaver)들, 즉 제1인터리버(613-1) 내지 제L인터리버(613-L)와, 다수개의, 일 예로 L개의 부호화기들, 즉 제1부호화기(615-1) 내지 제L부호화기(615-L)와, 천공기(617)를 포함한다.
<58> 상기 도 6에 도시한 바와 같이 본 발명에서 제안하는 zigzag B-LDPC 부호는 다수의 구조적 zigzag 부호들이 컴퍼넌트 부호(component code)들로 설정되고, 상기 컴퍼넌트 부호들인 구조적 zigzag 부호들이 인터리버들을 통해 연결되어 생성된다. 여기서, 상기 인터리버들은 구조적으로 설계되어 상기 구조적 zigzag 부호들이 zigzagB-LDPC 부호로 생성되는 것이다.
<59> 상기 도 6을 참조하면, 먼저 신호 송신 장치에서 송신할 정보 벡터(information vector)( )가 발생되면, 상기 정보 벡터( )는 상기 조립기(611)와, 즉 제1인터리버(613-1) 내지 제L인터리버(613-L)들 각각으로 전달된다.
<60> 상기 제1인터리버(613-1) 내지 제L인터리버(613-L)들 각각은 미리 설정되어 있는 인터리빙(interleaving) 방식에 상응하게 상기 정보 벡터( )를 인터리빙 한후 제1부호화기(615-1) 내지 제L부호화기(615-L) 각각으로 출력한다. 여기서, 상기 제1부호화기(615-1) 내지 제L부호화기(615-L) 각각은 구조적 zigzag 부호를 생성하는 부호화기들로서, 일반적으로 축적기로 구현된다. 즉, 상기 제1부호화기(615-1) 내지 제L부호화기(615-L)는 일반적인 반복 축적(RA: Repeat Accumulate, 이하 'RA'라 칭하기로 한다) 부호를 생성하기 위해 사용되는 축적기와 유사한 동작을 수행하며, 그 입력되는 값을 지속적으로 누적하여 그 누적된 값을 패리티 비트로 생성한다. 상기제1부호화기(615-1) 내지 제L부호화기(615-L)는 상기 구조적 zigzag 부호의 한 패리티 비트에 연결되는 정보 비트들의 개수를 k라고 가정할 경우, 상기 k개의 정보 비트들을 축적한 후 1개의 비트씩 패리티 비트로 생성하여상기 천공기(617)로 출력하는 것이다. 즉, 상기 제1부호화기(615-1) 내지 제L부호화기(615-L)는 k개의 정보 비트들 단위로 1개의 패리티 비트를 생성하여 상기 천공기(617)로 출력하는 것이다. 따라서, 이는 천공된 메모리의 값이 1인 컨벌루셔널 부호(convolutional code)의 생성 동작과 동일하며, 그 생성 다항식은 하기 수학식 2와같이 나타낼 수 있다.
수학식 2
<61>
상기 수학식 2는 일반적인 축적기를 나타내며, 상기 축적기에서 출력되는 <62> 컨벌루셔널 부호를 천공하여 k비트마다 출력하면 되는 것이다.
<63> 상기 천공기(617)는 상기 신호 송신 장치에서 사용하고자 하는 부호화율(coding rate)에 상응하게 상기 제1부호화기(615-1) 내지 제L부호화기(615-L)에서 출력하는 구조적 zigzag 부호들을 미리 설정되어 있는 천공 패턴(puncturing pattern)에 상응하게 천공함으로써 패리티 벡터( )로 생성한 후 상기 조립기(611)로 출력한다.
상기 천공기(617)의 천공 동작은 본 발명과 직접적인 연관이 없으므로 여기서는 그 상세한 설명을 생략하기로한다. 상기 조립기(611)는 상기 정보 벡터( )와 패리티 벡터( )를 조립하여 zigzag B-LDPC 부호어로 생성한 후 출력한다.
<64> 다음으로 도 7을 참조하여 L = 2일 경우 본 발명의 실시예에 따른 부호화기 내부 구조에 대해서 설명하기로 한다.
<65> 상기 도 7은 L = 2일 경우 본 발명의 실시예에 따른 부호화기 내부 구조를 도시한 도면이다.
<66> 상기 도 7을 참조하면, 상기 부호화기는 조립기(711)와, 2개의 인터리버들, 즉 제1인터리버(713-1)와 제2인터리버(713-2)와, 2개의 부호화기들, 즉 제1부호화기(715-1)와 제2부호화기(715-2)와, 천공기(717)를 포함한다. 상기 도 7에 도시한 부호화기 구성들은 상기 도 6에서 설명한 부호화기 구성들과 동일한 동작을 수행하며, 다만상기 L = 2임에 따라 그 구조가 상기 L = 2에 상응하게 결정되었을 뿐임에 유의하여야만 한다.
<67> 다음으로 도 8을 참조하여 본 발명의 실시예에 따른 복호기 내부 구조에 대해서 설명하기로 한다.
<68> 상기 도 8은 본 발명의 실시예에 따른 복호기 내부 구조를 도시한 도면이다.
<69> 상기 도 8을 설명하기에 앞서, 상기 도 8에 도시되어 있는 복호기는 종래 기술 부분의 도 2에서 설명한 복호기(215)에 대응되는 형태이며, 다만 그 복호 방식이 본 발명에서 제안하는 zigzag B-LDPC 부호화 방식에 상응하는복호 방식으로 상이할 뿐이다. 또한, 상기 도 8에 도시되어 있는 복호기는 도 7에 도시도어 있는 부호화기, 즉L = 2일 경우 본 발명의 실시예에 따른 부호화기에 대응하는 구조임에 유의하여야만 한다.
<70> 상기 도 8을 참조하면, 상기 복호기는 제1복호기(811)와, 감산기(813)와, 메모리(memory)(815)와, 제어기(817)와, 인터리버(819)와, 디인터리버(de-interleaver)(821)와, 감산기(823)와, 제2복호기(825)와, 스위치(827)와,경판정기(829)(hard decision unit)를 포함한다.
<71> 먼저, 복조 벡터( )와 상기 디인터리버(821)에서 출력한 신호는 상기 제1복호기(811)로 전달된다. 여기서,상기 디인터리버(821)에서 출력한 신호는 이전 복호시의 업데이트된 정보가 되는 것이다. 물론, 상기 복호기에서 수행하는 해당 복호 과정이 최초의 복호 과정일 경우에는 업데이트된 정보가 존재하지 않으므로 상기 복조벡터( )만 상기 제1복호기(811)로 전달된다.
상기 제1복호기(811)는 상기 복조 벡터( )와 상기 디인터리버(821)에서 <72> 출력한 신호를 입력하여 미리 설정되어 있는 복호 방식에 상응하게 복호한 후 상기 감산기(813)로 출력한다. 여기서, 상기 복호 방식은 신호 송신장치, 즉 도 7의 제1부호화기(715-1)에서 사용한 부호화 방식에 상응하는, 즉 구조적 zigzag 부호화 방식에 상응하는 복호 방식이다. 상기 감산기(813)는 상기 제1복호기(811)에서 출력한 신호에서 상기 디인터리버(821)에서 출력한 신호를 감산한 후 상기 인터리버(819)로 출력한다. 여기서, 상기 디인터리버(821)에서 출력한 신호는이전 복호시의 업데이트된 정보이므로, 상기 복호기에서 수행하는 해당 복호 과정이 최초의 복호 과정일 경우에는 업데이트된 정보가 존재하지 않으므로 상기 감산기(813)는 상기 제1복호기(811)에서 출력한 신호를 그대로상기 인터리버(819)로 출력하게 된다.
<73> 한편, 상기 제어기(817)는 상기 메모리(815)에 미리 저장되어 있는 인터리빙 패턴 및 디인터리빙 패턴을 읽어상기 인터리버(819)와 디인터리버(821)로 출력함으로써, 상기 인터리버(819)와 디인터리버(821)가 상기 인터리빙 패턴에 상응하게 인터리빙 동작 및 디인터리빙 동작을 수행하도록 제어한다. 여기서, 상기 인터리빙 패턴 및디인터리빙 패턴은 상기 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하게 생성된다.
<74> 상기 인터리버(819)는 상기 감산기(813)에서 출력한 신호를 입력하여 상기 인터리빙 패턴에 상응하게 인터리빙한 후 상기 제2복호기(825) 및 감산기(823)로 출력한다. 상기 제2복호기(825)는 상기 인터리버(819)에서 출력한신호를 입력하여 미리 설정되어 있는 복호 방식에 상응하게 복호한 후 상기 스위치(827)로 출력한다. 여기서,상기 복호 방식은 신호 송신 장치, 즉 도 7의 제2부호화기(715-2)에서 사용한 부호화 방식에 상응하는, 즉 구조적 zigzag 부호화 방식에 상응하는 복호 방식이다.
<75> 상기 스위치(827)는 미리 설정된 설정 횟수의 반복 복호 동작이 완료된 후 스위칭 온(switching on)되어 상기제2복호기(825)에서 출력한 신호를 상기 경판정기(829)로 입력되도록 한다. 여기서, 상기 스위치(827)는 상기에서 설명한 바와 같이 상기 설정 횟수의 반복 복호 동작이 완료된 후에 스위칭 온 될 수도 있으며, 이와는 또 달리 상기 반복 복호 동작이 완료될 때마다 스위칭 온될 수도 있다. 상기 스위치(827)가 반복 복호 동작이 완료될때마다 스위칭 온되는 경우는 패리티 검사를 수행하여 반복 복호의 종료 기준으로 사용할 수도 있다.
<76> 한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
발명의 효과
<77> 상술한 바와 같은 본 발명은, 통신 시스템에서 그 패리티 검사 행렬이 구조적 LDPC 부호와 동일한 형태를 가지는 CZZ 부호인 zigzag B-LDPC 부호를 사용하여 신호를 송수신하는 것을 가능하게 한다. 따라서, 상기 통신 시스템에서 부호화 복잡도를 감소시키면서도 오류 정정 능력을 증가시키는 형태로 신호를 송수신하는 것을 가능하게한다는 이점을 가진다.
도면의 간단한 설명
<1> 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
<2> 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
<3> 도 3은 본 발명의 실시예에 따른 zigzag B-LDPC 부호의 패리티 검사 행렬을 도시한 도면
<4> 도 4는 도 3의 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 factor 그래프를 도시한 도면
<5> 도 5는 L = 2일 경우 도 3의 zigzag B-LDPC 부호의 패리티 검사 행렬에 상응하는 factor 그래프를 도시한 도면
<6> 도 6은 본 발명의 실시예에 따른 부호화기 내부 구조를 도시한 도면
<7> 도 7은 L = 2일 경우 본 발명의 실시예에 따른 부호화기 내부 구조를 도시한 도면
<8> 도 8은 본 발명의 실시예에 따른 복호기 내부 구조를 도시한 도면